# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# ⑩ 日本国特許庁(JP)

⑩特許出願公開

# ◎ 公開特許公報(A) 平1-307271

®Int. Cl. ⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)12月12日

H 01 L 29/78

3 1 1

Z-8624-5F 7514-5F

審査請求 未請求 請求項の数 2 (全5頁)

図発明の名称 半導

半導体装置とその製造方法

②特 願 昭63-137954

②出 願 昭63(1988)6月3日

@発明者 河村

誠 一 郎

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井桁 貞一 外2名

# 明細書

1.発明の名称

半導体装置とその製造方法

- 2. 特許請求の範囲
- (1). 絶録体上の半導体層に形成され、ゲート電極 と低低抗ドレイン領域とがオフセット領域を挟 んで離隔しているオフセット型FETを有する 半導体装置であって、

ソース電極 (S) とドレイン電極 (D) の間 に並列に接続された複数の電流通路 (1<sub>1,</sub> I<sub>2,</sub> I<sub>3,</sub> . . . ) を有し、

該複数の電流通路(1<sub>1,</sub>1<sub>2,</sub>1<sub>3,・・・</sub>)の 各々は実質的に単結晶である半導体領域で形成 されたオフセット領域(13)を含み、

隣接するオフセット領域(13)間は電気的 に分離されている。

ことを特徴とする半導体塾置。

(2).絶縁体上の半導体層に、ゲート電極と低低抗 ドレイン領域とがオフセット領域を挟んで健隔 しているオフセット型FETを有する半導体装

#### 置を製造する方法であって、

・ 地経体上の多結晶または非晶質の半導体層 (22)の上に複数のオフセット領域になる部 分(24)を囲んで反射低減限(23)を形成 し、

電磁波ビームを照射して、剪記半導体階(2 2)を溶験すると共に、剪記オフセット領域になる部分(24)の各々に、その中央部で低く、反射低減膜に向って高くなる温度分布を形成し、その後、冷却することによって剪記オフセッ

ト領域になる部分(24)の中央部から結晶化させ、オフセット領域になる部分(24)を結晶投界のない単結晶領域にする、

工程を含むことを特徴とする半導体装置の製造方法。

#### 3. 発明の詳細な説明

### [ 概要 ]

オフセット型FETからなる半海体装置に関し、 オフセット領域を茂つかの領域に分割しその部 分を単結品化することによってオフセット抵抗の 低いオフセット型FETを有する半導体装置を提 供することを目的とし、

絶縁体上の半導体層に形成され、ゲート電極と 低低抗ドレイン領域とがオフセット領域を挟んで 腱隔しているオフセット型FETを有する半導体 装置であって、

ソース電極とドレイン電極との間に並列に接続 された複数の電流通路を有し、

該複数の電流通路の各々は実質的に単結晶である半導体領域で形成されたオフセット領域を含み、 関接するオフセット領域間は電気的に分離され ているように構成する。

#### [産業上の利用分野]

本発明は絶縁体上の半導体(SOI)に形成する半導体装置に関し、特にオフセット型FETを 有する半導体装置に関する。

近年、パワーICの分野においては、高耐圧かつオン低抗の低い素子の開発が必要とされている。

いので、従来のオフセット型FETは、多くの結 品粒界の存在するシリコン層に形成されている。

# [発明が解決しようとする課題]

従来のオフセット型FBTでは、耐圧は高くできるがオン低抗が低くならない欠点があった。オン低抗が低くならない原因としては、オフセット型FBTのチャネル低抗、ソース低抗、ドレイン低抗等も考えられるが、最も大きく効いているのはオフセット低抗であることが判った。

本発明の目的は、オフセット抵抗の低いオフセット型FETを有する半導体装置を提供することである。

従来技術によれば、SOI型半導体層を広い面積に互って単結品化することは、循めて困難である。

本発明の他の目的は、SOI型半導体層を用い、 単結晶領域からなるオフセット領域を有するオフ セット型PBTを有する半導体装置を製造する方 法を提供することである。

#### 【従来の技術】

第3図(A)、(B)に従来のオフセット型P BTを有する半導体装置を示す。(A)が上面図、 (B)が断面図である。

素子領域全体を完全に単結晶化することが難し

#### [課題を解決するための手段]

電流通路を複数に分割し、各電流通路のオフセット領域を実質的に単結晶である半導体領域で形成する。

絶縁休上の多結晶または非晶質の半導体層の上 にオフセット領域になる部分を囲んで反射低減膜 を設け、電磁波ビームを照射して、半導体層を溶 融すると共に中央部で低く反射低減膜の下に向っ て高くなる温度分布を形成し、その後冷却するこ とによって中央部から結晶化させ実質的に単結晶 から成るオフセット領域を形成する。

#### [作用]

オフセット領域が実質的に単結晶である半導体 領域で形成されるため、オフセット抵抗を低くす ることができる。

複数のオフセット領域となる部分の各々で、結晶化の核形成が1か所から始まるので、実質的に単結晶から成るオフセット領域を形成できる。

#### [実施例]

第1図(A)、(B)に本発明の実施例による オフセット型FETを示す。(A)が上面図、 (B)が断面図である、

ここで、各オフセット領域13は実質的に単結 品である半導体領域で構成されている、オフセット領域13の長さ、すなわちゲート等体15と低 低校ドレイン領域12との間の距離はたとえば1

μm 堆積する、この層が半導体装置を形成する層 となる。

半導体層に単結晶化を逸めさせるような温度勾配を形成するため、反射低減膜を部分的に削除する。すなわち、第2図(A)。(B)に示すようにオフセット領域となる部分24を露出するようにホトリソグラフィによって窓をあける。オフセット領域となる部分24の周りに周辺反射防止膜

0-20 д m、チャネル額、すなわちゲート導体 15の下の各チャネル領域の電流の流れに垂直な 方向の額は、たとえば 10-20 д m である。

オフセット領域の寸法は、単結晶化可能な最大領域によって制限する。以下に説明する周辺反射防止(反射低減)膜法によれば、一般的には20x20μm程度である。このような単結晶化できる寸法のオフセット領域を複数作り、並列に接続することで所望の全チャネル幅を持ったデバイスを作り、必要な電流量を得る。

このようにして、オフセット娘が単結品化され、 耐圧が高く、かつオン抵抗の低いオフセット型F ETを含む I C が作製できる。

次に、第2図(A)、(B)、(C)、(D)、を参照して、周辺反射防止膜法による単結晶化を設明する。

バルク半導体 (たとえばシリコン) 2 0 上に 1 . 5 - 2 . 0 μ m の厚さに S 1 O 2 などの絶縁膜 2 1 を形成し、その上にたとえば低圧 ( L P ) C V D によって多結品シリコン 2 2 を 0 . 4 - 0 . 5

(反射を低減させる膜) 23が残る。この段階で、 適当な数のシリコン島に分離してもよい。

次に第2図(C)に示すように連続発展のArレーザをパワー5~8W.スキャン速度150mm/sec.基板加熱500℃で半導体層25に照射する。

照射で半導体層25は溶融し、その後、冷却して固化する。こで、反射低減膜23のある部分は反射が少ないので、光吸収が多く、より多な部別度上昇する。その結果、オフセット領域となる部分24の中央が最も温度のない場所となり、固かのではから、最初の技形成が1か所で起こるのでのないでは、動力24は実質的に結晶やすっての後は通常のフェクト型ドとでも工程で、最終的に第1図(A)、

#### [発明の効果]

以上説明したように、本発明によれば、オフセット型FETの耐圧を高く、かつオン抵抗を低くすることができる。

今後需要が増えると思われるパワーICの分野にSOI技術が容易に応用できる。

### 4. 図面の簡単な説明

第1図(A)、(B)は本発明の実施例による オフセット領域に結晶粒界の存在しないオフセット型FBTの上面図と断面図。

第2回(A)-(D)は周辺反射防止膜法を説明するためのオフセット型FBTの断面図、

第3図(A)、(B)は従来のオフセット型P ETの上面図と版面図である。

図において、


11,12,13 電流通路


S

ソース電極

G

ゲート電板





本発明の実施所による オフセット型高額にSOI/MOSFET 第 1 図

 D
 ドレイン電極

 1 1
 ソース依域

 1 2
 ドレイン領域

 1 3
 オフセット領域


 1 4
 半導体層

 1 5
 ゲート導体


 2 3
 反射低減膜


 2 4
 オフセット領域となる部分

代理人 井理士 井布 原管理 名



反抗・重要を表している。 第 2 日





<del>従来技</del>術による オフセット型部IIESOI/MOSFET 第 3 図